岗位职责
1.低延迟交易系统开发： 负责基于FPGA的超低延迟交易系统的架构设计、开发与维护，包括行情接收、策略逻辑实现及订单路由。
2.核心模块实现： 使用Verilog/VHDL/SystemVerilog实现关键模块，如TCP/UDP网络协议栈卸载、PCIe通信接口、DDR内存控制器优化等。
3.软硬协同设计： 与C++软件开发团队紧密配合，完成FPGA与主机端（Host）的高效交互，优化数据通路，降低系统整体延迟。
4.性能优化与调试： 负责FPGA逻辑的时序收敛、资源优化及功耗控制；使用逻辑分析仪（如ILA/ChipScope）进行板级调试，快速定位并解决硬件问题。
5.协议解析加速： 实现金融交易所协议（如ITCH, OUCH, FIX, Binary等）的硬件解析与组包，提升行情处理吞吐量。
任职要求
1.学历背景： 计算机、电子工程、通信、微电子等相关专业本科及以上学历。
2.工作经验：3年以上FPGA开发经验，有完整的芯片选型、RTL编码、仿真、综合、布局布线及板级验证全流程经验。
3.编程语言： 精通Verilog或VHDL，熟悉SystemVerilog/UVM验证方法学；具备良好的代码风格和文档习惯。
4.硬件平台： 熟练掌握Xilinx (Vivado) 或 Intel/Altera (Quartus) 开发工具链，熟悉Kintex-7, Virtex UltraScale+ 或 Stratix系列者优先。
5.技能要求接口协议： 深入理解并实战过PCIe (DMA), Ethernet (10G/25G/100G), DDR3/DDR4等高速接口的开发。
6.C/C++能力： 熟悉C/C++编程，有HLS（高层次综合）开发经验者优先。
7.网络协议： 深刻理解TCP/IP, UDP网络协议，有FPGA实现网络协议栈经验者优先。
加分项
1.量化/金融背景： 有高频交易系统、行情网关、FPGA加速卡开发经验，熟悉交易所行情协议（如Level 2行情解析）。
2.算法加速： 有数字信号处理（DSP）算法在FPGA上的实现经验（如FFT, 滤波器等）。
3.架构经验： 熟悉RISC-V或ARM软核处理器的移植与开发（如MicroBlaze/Nios II）
